1112_硬體描述語言verilog(四訊二選)
上課期間：從 即日起 到 無限期
LINE分享功能只支援行動裝置
課程介紹
課程安排
-
評分標準: 點名 10%, 作業 40%, 期末考 50%
-
課程教科書連結
-
教室廣播位置 192.168.1.4:7070
-
FPGA設備: Altera DE2-115 教育開發平台
-
DE2-115 USB驅動程式(zip)
-
課程軟體Quartus Lite下載點
-
課程軟體Quartus使用說明
-
What is FPGA?
-
0.1. 第一個Verilog程式(一):建立專案
-
0.2. 第一個Verilog程式(二):執行專案
-
0.3. Quartus官方文件: my fist FPGA design
-
1. Verilog架構簡介
-
Verilog範例檔: AND2
-
Verilog測試檔: AND2
-
Hw1: 使用Verilog實作AND2並完成波形測試
-
2. Verilog運算
-
Hw2: Verilog實作4位元加法
-
Hw3: Verilog實作4對1多工器
-
3. Verilog資料流描述與組合電路
-
3.1. DE2-115+Verilog LED範例參考(編譯與操作)
-
3.2. DE2-115 使用者手冊(IO腳位對應)(P36開始)
-
3.3. DE2-115 FAQ(編譯錯誤說明)
-
3.4. DE2-115+Verilog LED與SW範例(.v)
-
Hw4: DE2-115實作3對8解碼器(結果在七段顯示器)
-
4. Verilog行為模式敘述與序向電路
-
Hw5: DE2-115行為模式實作4對1多工器(6個SW輸入, 1個LED輸出, 1個七段輸出該選擇為哪個輸入(編號0~3))
-
Hw6: DE2-115實作十進位BCD計數器(計數時間間隔可自己設定)
-
Hw7: DE2-115實作Ch4投影片P80的60"秒"倒數計數器59~0(RESET用push botton, 2個7段顯示個位與十位數, CLK用50MHz)
-
5. Verilog元件/迴圈/函數與任務
-
作業6改成元件範例(zip)
-
作業7改成元件範例(zip)
-
作業7改成function(rar)
-
7. Verilog電路應用實例
-
Verilog亂數產生器(LFSR)說明1
-
Verilog亂數產生器(LFSR)說明2
-
DE2-115 LCD的datasheet
-
LCD指令說明(參考)
-
期末專題: 參考附件, 抽籤決定題目, 基礎功能70%, 並加入自訂創意功能30%(上傳程式檔/demo影片)
-
(自訂創意功能, 請以註解方式陳述於程式碼開頭)
-
期末專題(1)：彈珠檯模擬遊戲
-
期末專題(2)：電梯控制器
-
期末專題(3)：打地鼠模擬遊戲
-
期末專題_方塊圖參考
教師 /
相關課程
|
|
||||||
|
|
|
||||||
|
|
|
||||||
|
|
|
||||||
|